90 数字逻辑（第三版）
（b）功能表 （c）引脚图
图 3-57 4 位二进制数比较器 74LS85（续）
3-5-5 加法器
加法器是按二进制加法运算规则，对两个二进制操作数进行处理的器件，
它是计算机算术逻辑部件中的基本组成部分。此外，它还可以用于数字系统中
的算术逻辑电路。
两个 1 位二进制数的加法运算可分两种：一种只考虑两个加数本身相加，而不考虑由低位来
的进位的加法运算，称为半加运算；另一种考虑两个加数本身及低位来的进位信号的加法运算，
称为全加运算。实现半加运算并给出进位的电路称为半加器，1 位半加器的逻辑符号如图 3-24（b）
所示。实现全加运算并给出进位的电路称为全加器，1 位全加器的逻辑符号如图 3-25 所示。
1．行波进位加法器
用 n 个全加器通过进位的串联，可以实现 n 位二进制数的加法运算。在相加的过程中，低位产生
的进位逐位传送到高位，这种进位方式也称为行波进位。由于高位相加必须在低位相加完成，并形成
进位后才能进行，所以 n 位行波进位加法器速度较慢。图 3-58 所示为 4 位行波进位加法器原理图。
图 3-58 4 位行波进位加法器原理图
2．先行进位加法器
为了提高 n 位加法器的运算速度，可以采用一种称为先行进位（又称超前进位）的技术。下
面简单介绍一下先行进位的实现原理。
一个 n 位加法器，其中任何一位全加器产生进位的条件是：或者 Ai、Bi 均为 1；或者 Ai、Bi
中有一个为 1，且低位有进位产生。该条件可用逻辑表达式描述为
C A B C A B PC G i i i i ii ii i =⊕ + = + ( ) − − 1 1
式中，Ai⊕Bi 称为进位传递输出（记作 Pi），AiBi 称为进位发生输出（记作 Gi）。对于一个 4 位（n
= 4）加法器来说，各位进位产生的条件可表示为
C PC G 1 10 1 = + C PC G P PC PG G 2 2 1 2 21 0 2 1 2 = += + +
C PC G P P PC P PG PG G 3 3 2 3 321 0 32 1 3 2 3 = += + + +
C3 S3 C2 S2 C1 S1 C0 S0
Ci Si
Σ
Ai Bi Ci−1
A3 B3
Ci Si
Σ
Ai Bi
A2 B2
Ci Si
Σ
Ai Bi
A1 B1
Ci−1 Ci−1
Ci Si
Σ
Ai Bi
A0 B0
Ci−1
C−1
74LS85
比较输入 级联输入 输出
A3，B3
×
A3>B3
A3<B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A2，B2
×
×
×
A2>B2
A2<B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A1，B1
×
×
×
×
×
A1>B1
A1<B1
A1=B1
A1=B1
A1=B1
A1=B1
A1=B1
A1=B1
A0，B0
×
×
×
×
×
×
A0>B0
A0<B0
A0=B0
A0=B0
A0=B0
A0=B0
A0=B0
A>B A<B A=B
×
×
×
×
×
×
×
×
H
L
H
L
×
A>B A<B A=B
×
H
L
H
L
H
L
L
H
L
L
H
L
数据输入
VCC A3 B2 A2 A1 B1 A0 B0
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
A3 B2 A2 A1 B1 A0
B3
A<B
IN IN IN OUT OUT OUT
A=B
A>B
A>B A=B
A<B
B0
B3 A<B A=B A>B A>B A=B A<B GND
级联输入 输出
×
L
H
L
H
L
H
H
L
H
L
H
L
×
L
L
L
L
L
L
L
L
L
L
L
H
×
×
×
×
×
×
×
×
L
H
H
L
×
×
×
×
×
×
×
×
×
L
L
L
L
H
