Rev 1.0 2016-07-08

1/24

液晶显示驱动芯片

概述

VKL144A是字段式液晶显示驱动芯片。

功能特点

● 液晶驱动输出： Common 输出4线

Segment 输出36线

● 内置Display data RAM (DDRAM)

内置RAM容量：36*4 =144 bit

● 液晶驱动的电源电路

1/2 ，1/3 Bias ，1/4 Duty

内置Buffer AMP

● I

2C串行接口(SCL, SDA)

● 内置振荡电路

● 不需要外围部件

● 低功耗设计

● 搭载等待模式

● 内置Power-on Reset电路

● 搭载闪烁功能

● 工作电源电压： 2.5-5 .5V

● 封装形式：TSSOP48

管脚排列图

VKL144A 液晶驅動
IC

SEG31

SEG32

SEG33

SEG34

SEG35

 fifi

OSCIO



 



 



 



 





 

 

 



 fl

ffi

 





 

 

 

  

 

TEST1

SCL

SDA

TEST2

SEG1

SEG0

SEG2

SEG3

SEG4

SEG5

SEG6

fi ffffl 

SEG29

SEG28

SEG27

SEG26

SEG25

SEG24

SEG23

SEG22

SEG21

SEG20

SEG19

SEG18

SEG17

SEG16

SEG15

SEG14

SEG13

SEG12

SEG11

SEG10

SEG9

SEG8

SEG7

1

2

3

4

5

6

7

8

9

4

 ffi

 fl

 

 

 

 

 

 

 

 

 ffi

 fl

 

 

 

 

 

 

 

 

 ffi

 fl

 

48

Rev 1.0 2016-07-08

2/24

管脚说明

引脚名称 I/O 功 能

TEST1 I 测试输入引脚, 和VSS引脚短接

TEST2 I

POR (上电复位) 功能的使能设定引脚

H：POR功能不可用（请使用SoftwareReset）

L：POR可用

OSCIN I 外部时钟输入引脚。外部时钟、内置时钟的应用是可以用寄存器命令来

切换的。在使用内部振荡电路时请与VSS短接

SDA I/O I2

C串行数据输入

SCL I I2

C串行时钟输入

VSS I GND

VDD I 电源

VLCD I 液晶驱动电压

SEG[0~35] O 液晶驱动SEGMENT 输出

COM[0~3] O 液晶驱动COMMON 输出

功能框图

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

3/24

功能说明

1. 命令 ・ 数据的传送方法

本芯片是由I

2

C串行接口来传送数据的。

在利用I

2

C来输入命令以及数据时必须形成开始条件和停止条件。

本芯片在输入命令或者显示数据时，必须按照以下的步骤:

① 形成开始条件。

② 发送 Slave 地址(01111100)。

③ 命令，显示数据的传送。

1.1 Acknowledge

实行数据传送时，必须有Acknowledge信号。传送的数据是由8bit 为单位组成的，8bit 数据传送后返

回Acknowledge信号。8bit数据(Slave Address, Command, Display Data)传送后，在SCL (第8个)信号下降时开

放SDA数据线、输出‘L’信号。然后，第9个信号下降时输出停止。但是输出时为了NMOS 开路的形式，

‘H’电平不输出。在不需要Acknowledge信号时，从SCL信号的第8个信号下降后开始到第9个信号的下降

为止请输入‘L’。

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

4/24

1.2 命令的传送方法

Slave 地址输入后，必须输入一个字节的命令。命令或数据的判定bit 是“1”时，才可以输入下一个命

令。

在命令或数据的判定bit 变为“0”时，下一个byte数据就是显示数据。在变为显示数据的输入状态时，

命令就不能输入了。在需要再次输入命令时，必须再次形成开始条件。

1.3 显示数据的写入与传送方法

本芯片内置了36×4=144bit 的显示数据RAM (DDRAM)。

显示数据和写入数据的对应关系以及DDRAM 数据和地址和显示的对应关系如下所示。

2进制8bit 数据写入DDRAM。写入区域是由Address set 命令来指定的，每4bit 数据的地址会自动

增加。因此，用发送连续数据的方法可以将数据持续写入DDRAM。

写入RAM 的数据是每4bit写一次。因此，如果ACK 没有等待的话写入数据的动作就结束了。

1.4 读 DDRAM 和命令寄存器

同样用Address set 命令来指定的要读的DDRAM区域，每4bit 数据的地址会自动增加。

如果要读出 RAM 中的值，按照下面的流程：

1.Start

2.Slave Address 01111100

3.ICSET（设置要读的 RAM 地址的最高位，根据需要读的 RAM，可以不设置）

4.ADSET（设置要读的 RAM 地址的低五位。ICSET 和 ADSET 设置的范围是 00h—23h）

5.Stop

6.Start

7.Slave Address 01111101

8.开始读 RAM 值，放开 SDA 线，主机每读一个字节发送一个 ACK 信号。可以连续读 RAM 数据。

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

5/24

用上述相同的流程可以可以读出命令寄存器中的值，只是 ICSET 和 ADSET 命令设置的地址值不同。

如果设置的地址是 24h，将依次读出下表左列中的命令寄存器值，如果设置的地址是 25h，将依次读出下

表右列中命令寄存器值。读命令寄存器中的值时，不能连续读，只能读一次。

24h 25h

a 0 DISCTL[D4]

b 0 DISCTL[D3]

c MODESET[D2] DISCTL[D1]

d ICSET[D0] DISCTL[D0]

e ICSET[D1] DISCTL[D2]

f BLKCTL[D2] MODESET[D3]

g BLKCTL[D1] APCTL[D1]

h BLKCTL[D0] APCTL[D0]

2. OSCILLATOR

振荡电路或者外部提供的时钟信号来产生内部动作及液晶显示动作所必须的时序。

本芯片是内置振荡电路的，在使用内置振荡电路时请将OSCIN引脚和VSS短接。

时钟信号由外部提供时由Set IC Operation (ICSET)命令来切换、由OSCIN 引脚输入时钟信号。

3. LCD Driver Bias Circuit

生成液晶驱动电压。而且还内置了BUFFER AMP来实现低功耗的驱动能力。

・ 1/3、1/2 Bias的设定是由Mode Set (MODE SET)命令来设定的。

・ LINE、FRAME 翻转的设定是由Display control (DISCTL)命令来设定的。

液晶驱动波形

(1/3bias)

LINE 翻转

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

6/24

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

7/24

FRAME 翻转

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

8/24

(1/2bias)

LINE 翻转

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

9/24

FRAME 翻转

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

10/24

4. Blinker timing generator

本芯片搭载了显示闪烁功能。闪烁模式的设定是由Blink control (BLKCTL)命令来设定的。根据内部振

荡电路使用时的Fclk特性，闪烁的频率是可变的。fCLK 的特性参照振荡特性。

5. initialize sequence

接入电源后请执行以下的步骤，对本芯片进行Reset 初始状态。

电源接入

↓

停止条件

↓

开始条件

↓

Slave 地址发送

↓

根据ICSET命令执行Software Reset.

电源接入后，到执行initialize sequence 为止的各个寄存器值，DDRAM地址，DDRAM数据都是

随机的。

6. Reset 初始状态

执行Software Reset 后Reset 初始化状态如下：

・显示被关闭。

・初始化DDRAM 的地址（DDRAM数据不初始化）。

・寄存器的初始值

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

11/24

7. 外围部件

7.1 使用对比度调整功能时

根据VLCD-VSS之间可调电阻的阻值，来实现调整液晶屏的对比度的功能。

(1/3Bias)

(1/2Bias)

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

12/24

7.2 不使用对比度调整功能时

如果不需要调整对比度，VLCD端口直接接地。

(1/3Bias)

(1/2Bias)

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

13/24

8. Command 的详细说明

D7 (MSB)是用于判定此数据是命令或者数据的bit。

详细情况请参照I

2

C串行接口的命令，数据的传送方法。

C：

0： 下一个Byte (D7-D0）是写入RAM 的数据。

1： 下一个Byte 是命令。

Mode Set (MODE SET)

MSB

D7

D6 D5 D4 D3 D2 D1

LSB

D0

C 1 0 * P3 P2 * *

显示打开，关闭的设定

设定 P3 Reset后的初始状态

Display OFF 0 O

Display ON 1

Display OFF：与DDRAM 的内容无关，1FRAME OFF 写入后，SEGMENT,COMMON 的输出全部停止。

用Display on (DSPON)命令来结束显示关闭模式。

Display ON：SEGMENT, COMMON 输出变为有效时，从DDRAM到液晶显示的读出动作开始。

Bias的设定

设定 P2 Reset后的初始状态

1/3 Bias 0 O

1/2 Bias 1

Address set (ADSET)

MSB

D7

D6 D5 D4 D3 D2 D1

LSB

D0

C 0 0 P4 P3 P2 P1 P0

根据P[4:0]以及OSCMODE 命令的P2 参数指定的地址来设定地址计数器。

MSB LSB

Address[5] Address[4] ... Address[0]

ICSET[P2] ADSET[P4] ... ADSET[P0]

可以设定的地址范围是000000～100011。禁止设定上述所纪录值以外的值。(如果设定了上述值以外的

值地址被设为0)。

ICSET 命令在只执行地址的MSB 的设定的时候，不执行地址的设定。执行地址设定的时候，必须输

入ADSET 命令。

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

14/24

Display control (DISCTL)

MSB LSB

D7 D6 D5 D4 D3 D2 D1 D0

C 0 1 P4 P3 P2 P1 P0

Power save mode FR 的设定

Power save mode FR P4 P3 Reset 后的初始状态

Normal mode 0 0 O

Power save model 0 1

Power save mode2 1 0

Power save mode3 1 1

工作电流是以Normal mode >Power save mode1 >Power save mode2 > Power save mode3的顺序减少的。

设定液晶驱动波形

设定 P2 Reset 后的初始状态

LINE 翻转 0 O

FRAME 翻转 1

LINE 翻转时的工作电流>FRAME 翻转的电流。

Power save mode SR 的设定

设定 P1 P0 Reset 后的初始状态

Power save model 0 0

Power save mode2 0 1

Normal mode 1 0 O

High power mode 1 1

工作电流是以Power save mode 1 < Power save mode 2 < Normal < High 的顺序而增加的。

High Power Mode使用时请达到VDD-VLCD>=3.0V 的要求。

(参考功耗数据)

设定 功耗

Power save mode 1 ×0.5

Power save mode 2 ×0.67

Normal mode ×1.0

High power mode ×1.8

上述得功耗数据仅仅是一个参考值，根据液晶面板得负载而变化。

注意: Power save mode FR，液晶驱动波形，Power save mode SR的设定主要是对以下的显示画质影响。

请根据搭载本芯片的液晶屏的消费电流以及显示画质来选择最合适的值。

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

15/24

模式 画面抖动 显示质量/对比度

Power save mode FR O -

液晶驱动波形 O O

Power save mode SR - O

Set IC Operation (ICSET)

MSB LSB

D7 D6 D5 D4 D3 D2 D1 D0

C 1 1 0 1 P2 P1 P0

P2：ADSET 最高位bit 的设定。

详细请参考ADSET 命令。

执行Software Reset

设定 P1

不执行Software Reset 0

执行Software Reset 1

Software Reset 执行时：回复到本芯片的RESET 后的初始状态。（执行了Software Reset 后，P1、P0 的值

被忽视，变为RESET 后的初始状态。）

执行内置振荡电路，外部时钟信号的转换

OSC MODE P0 Reset 后的初始状态

内置振荡电路 0 O

外部时钟信号输入 1

内置振荡电路设定时：OSCIN引脚与VSS引脚短接。

外部时钟信号输入设定时：由OSCIN引脚来输入外部时钟信号。

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

16/24

Blink control (BLKCTL)

MSB LSB

D7 D6 D5 D4 D3 D2 D1 D0

C 1 1 1 0 0 P1 P0

设定闪烁模式

闪烁模式（Hz） P1 P0 Reset 后的初始状态

OFF 0 0 O

0.5 0 1

1 1 0

2 1 1

All pixel control (APCTL)

MSB LSB

D7 D6 D5 D4 D3 D2 D1 D0

C 1 1 1 1 1 P1 P0

设定全屏显示，点亮和取消显示

APON P1 Reset 后的初始状态

Normal 0 O

All pixel ON 1

APOFF P0 Reset 后的初始状态

Normal 0 O

All pixel OFF 1

All pixels ON ：与DDRAM 的内容无关的全像素点亮显示。

All pixels OFF：与DDRAM 的内容无关的全像素取消点亮显示。

All pixels ON/OFF命令只有在Display ON命令执行时才有效。这时，DDRAM的内容没有变化。

注意: P1、P0在同时被设为‘1’时，优先选择APOFF。

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

17/24

9. 显示数据例子

如图1、2 所示是SEG 、COM 的引脚位置，并将表1所示的数据写入DDRAM 时，能输出图3的图形。

图 1.COM 线引脚例子

图 2. SEG 线引脚例子

图 3. 显示引脚例子

表 1. DDRAM Data map

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

18/24

10. Start sequence 例子

No. Input D7 D6 D5 D4 D3 D2 D1 D0 Descriptions

1 Power on VDD=0→5[V] (Tr=0.1[ms])

↓

2 wait 100us IC 的初始化

↓

3 Stop Stop 条件

↓

4 Start Start 条件

↓

5 Slave address 0 1 1 1 1 1 0 0 Slave address 发送

↓

6 ICSET 1 1 1 0 1 * 1 0 Software Reset

↓

7 BLKCTL 1 1 1 1 0 0 0 0 初始化设定时不需要

↓

8 DISCTL 1 0 1 0 0 0 1 0 初始化设定时不需要

↓

9 ICSET 1 1 1 0 1 * 0 1 RAM 地址的MSB 设定

↓

10 ADSET 0 0 0 0 0 0 0 0 RAM 地址设定

↓

11

Display Data * * * * * * * * address 00h - 01h

Display Data * * * * * * * * address 02h - 03h .

.

.

.

.

.

Display Data * * * * * * * * address 12h - 13h

↓

12 Stop Stop 条件

↓

13 Start Start 条件

↓

14 Slave address 0 1 1 1 1 1 0 0 Slave address 发送

↓

15 MODESET 1 1 0 * 1 0 * * Display ON

↓

16 Stop Stop 条件

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

19/24

Initialize sequence

Dispon sequence

RAM write sequence

Dispoff sequence

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

20/24

DISCTL 设定值流

这个是决定DISCTL命令的设定值的流程图。请在决定设定值时参考这个流程图

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

21/24

极限参数

绝对最大值（VSS=0V）

参数 符号 极限值 单位 备注

电源电压1 VDD -0.5 ～ +7.0 V 电源

电源电压2 VLCD -0.5 ～ VDD V 液晶驱动用电压

容许误差 Pd 0.64*1 W

输入电压范围 VIN -0.5 ～ VDD+0.5 V

工作温度范围 Topr -40 ～ +85 ℃

保存温度范围 Tstg -55 ～ +125 ℃

*1在Ta=25℃以上的场合下使用时，每1℃消耗6.4mW

推荐工作条件 (Ta = 25℃,VSS = 0V)

参数 符号 最小值 标准值 最大值 单位 备注

电源电压2 VDD 2.5 - 5.5 V 电源

电源电压2 VLCD 0 VDD-2.4 V 液晶驱动用电压

但是，请满足在VDD-VLCD>=2.5V的动作条件。

输入输出等效电路

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

22/24

电参数

DC 特性 (没有特殊指定VDD=2.5～5.5V, VSS=0V, Ta=-40～85℃)

参数 符号 最小值 标准值 最大值 单位 条件

“H”输入电压 VIH 0.7VDD - VDD V

“L”输入电压 VIL VSS - 0.3VDD V

“H”输入电流 IIH - - 1 uA

“L”输入电流 IIL -1 - - uA

液晶驱动打开时

的阻值 RON - 3 - kΩ

Iload=±10uA

VLCD 提供电压 VLCD 0 - VDD -2.4 V 但是，VDD-VLCD>=2.5V

等待模式的电流1 IDD1 - - 5 uA Display off, 振荡电路关闭

工作电流 IDD2 - 7.5 20 uA

VDD=3.3[V], Ta=25,Power save

mode SR= Power save mode1,

Power save mode FR= Power

save mode1,1/3 bias, FRAME 翻

转

振荡特性

(Ta=-40～85℃，VDD=2.5～5.5V，VSS=0V)

参数 符号 条件 最小值 标准值 最大值 单位

FRAME 频率 fCLK

Power save mode FR= Normal

mode

56 80 104 Hz

MPU 接口特性

(Ta=-40～85℃，VDD=2.5V～5.5V，VSS=0V)

参数 符号 最小值 标准值 最大值 单位

输入上升沿时间 tr - - 0.3 us

输入下降沿时间 tf - - 0.3 us

SCL 周期 tCYC 2.5 - - us

“H” SCL 脉冲幅度 tHW 0.6 - - us

“L” SCL 脉冲幅度 tLW 1.3 - - us

SDA 设定时间 tSDS 100 - - ns

SDA 保持时间 tSDH 100 - - ns

总线无效时间 tBUF 1.3 - - us

START 状态的保持时间 tHD;STA 0.6 - - us

START 状态的设定时间 tSU;STA 0.6 - - us

STOP 状态的设定时间 tSU:STO 0.6 - - us

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

23/24

上电时的注意事项

在给IC上电时，IC内部电路以及RESET电路会有一段时间处于不稳定的低电压区域，由于VDD的电压

在上升造成IC内部完全没有被RESET这样的误操作有可能会发生。为了防止这样的情况发生附加了POR电

路以及软件RESET的功能。为了确保正常的IC内部RESET，上电时必须满足以下的条件。

1. 为了使POR电路工作而需满足tR，tF，tOFF，Vbot 的推荐条件。

上升波形图

tR,tF,tOFF,Vbot 的推荐条件

tR tF tOFF Vbot

1ms 1ms 100ms 0.1V以下

注意：在POR电路有效时TEST2引脚必须置“L”。

2. 在无法满足以上的条件时，电源上升后请采取以下的对策。

注意：TEST2引脚置高时，为了让POR电路变为无效必须采取以下的对策。

(1)STOP 条件为在SCL=H的状态下，SDA由L变为H

(2) 在ICSET命令中执行Software Reset寄存器。

VKL144A 液晶驅動
IC

Rev 1.0 2016-07-08

24/24

封装尺寸 TSSOP48

VKL144A 液晶驅動
IC