VK1621S 32×4 LCD控制驱动电路 特点：  工作电压：2.4-5.2V  8 种 time base/WDT 的时钟输入  內建 256KHz RC振荡器  32X4 LCD驱动器  可外接32.768KHz 石英振荡器或 256KHz 频率  内建32X4 bit 显示RAM  可选择1/2,1/3偏压,可选择1/2,1/3,1/4的COM 周期  3-wire serial interface  两种蜂鸣器频率(2KHz/4KHz)  软体程式控制  省电模式  数据和指令模式  內建 time base generator 以及 WDT  Time base or WDT 溢位输出  自动增加读写地址  VLCD脚可用来调整 LCD 驱动电压  提供SDIP28、SSOP48、LQFP44/48封装和DICE 概述： VK1621S是一个32x4的LCD驱动器，可软件配置使其适用于各种LCD应用，仅用3条信号线便可控制LCD 驱动器，也可通过指令使其进入省电模式(掉电模式)。 Rev. 1.2 1 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 引脚定义 功能框图 OSCO 显示RAM OSCI 控制和时序电路 COM0 CS 频率发生器 RD LCD 驱动/发射电路 COM3 WR SEG0 DATA SEG31 VDD VSS IRQB：TimeVLbCaDse or WDT 溢位輸出 BZ BZ 看门狗时序和 IRQ 时序基准发生器 Rev. 1.2 2 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 压焊点示意图： 芯片面积：1630×1755 um2 ，衬底电位：VDD PAD 大小：90×90 um，间距：112 um，铝垫大小：100×100 um，铝垫厚度：1um Rev. 1.2 3 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 压焊点坐标： 序号 名称 X坐标 Y坐标 序号 名称 X坐标 Y坐标 1 NCS -397.5 -738 2 NRD 411.5 732.9 25 SEG23 -282.5 -738 3 NWR -167.5 -738 4 DATA 298.5 732.9 26 SEG22 -52.5 -738 5 GND 62.5 -738 6 OSCO 185.5 732.9 27 SEG21 177.5 -738 7 OSCI 292.5 -738 8 VLCD 63 732.9 28 SEG20 407.5 -738 9 VDD 522.5 -738 10 NIRQ -52 732.9 29 SEG19 637.5 -738 11 BZ 675.5 -626 12 NBZ -167 732.9 30 SEG18 675.5 -513 13 COM0 675.5 -400 14 COM1 -282 732.9 31 SEG17 675.5 -287 15 COM2 675.5 -174 16 COM3 -397 732.9 32 SEG16 675.5 -61 17 SEG31 675.5 52 18 SEG30 -512 732.9 33 SEG15 675.5 165 19 SEG29 675.5 278 20 SEG28 -627. 732.9 34 SEG14 675.5 391 21 SEG27 -5664.5 619.8 35 SEG13 675.5 504 22 SEG26 675.5 617 23 SEG25 -664.5 494 36 SEG12 637.5 24 SEG24 524.5 732.9 -664.5 382 37 SEG11 732.9 -664.5 270 38 SEG10 -664.5 158 39 SEG9 -664.5 46 40 SEG8 -664.5 -66 41 SEG7 -664.5 -178 42 SEG6 -664.5 -290 43 SEG5 -664.5 -402 44 SEG4 -664.5 -514 45 SEG3 -664.5 -626 46 SEG2 -627 -738 47 SEG1 -512.5 -738 48 SEG0 Rev. 1.2 4 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 脚位描述 引脚编号 引脚名称 输入/输出 功能描述 1 CSB 输入 带上拉电阻的片选输入，当CS为高电平时，数据和 命令接收被禁止，当CS为低电平时，数据和命令接 收使能。 2 RDB 输入 带上拉电阻的读输入。显示RAM的数据在RDB下降沿 3 WRB 沿读到DATA线上。 4 DATA 输入 带上拉电阻的写输入。DATA线上的数据在WRB上升 沿锁存到显示RAM。 输入/输出 带.拉电阻的串数据输入/输出脚 5 VSS - 电源地 6 OSCI 输入 使用 32.768KHz晶振时，OSCI以及 OSCO都必须接 使用 256KHz外部时钟，只需接 OSCI 7 OSCO 输出 使用内部振荡器时，OSCI 以及 OSCO 悬空 8 VLCD 输入 LCD 驱动电源 9 VDD - 电源正 10 IRQB 输出 Time base or WDT 溢出标志输出，NMOS 开漏输出 11-12 BZ,BZB 输出 2KHz 或 4KHz 蜂鸣器输出 13-16 COM0-COM3 输出 LCD 公共端输出 17-48 SEG31-SEG0 输出 LCD段输出 Rev. 1.2 5 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 极限参数 符号 极限值 单位 特性 VDD -0.3～5.5 V 电源电压 VIN VSS-0.3～VDD+0.3 V 输入电压 TSTG ℃ 存贮温度 TOTG -50～+125 ℃ 工作温度 -40～+85 电参数 符号 最小值 典型值 最大值 单位 VDD 测试条件 VDD V 直流参数 IDD1 2.4 — 5.2 A — 条件 名称 IDD2 A — IDD3 — 150 300 A 3V 无负载/LCD 打开 工作电压 ISTB A 片内 RC 振荡 工作电流 VIL — 300 600 V 5V 无负载/LCD 打开 VIH — 60 120 V 晶振 工作电流 IOL1 — 120 240 mA 3V IOH1 mA 5V 无负载/LCD 关闭 工作电流 IOL2 — 100 200 A 外接时钟 IOH2 A 3V 待机电流 IOL3 — 200 400 A 5V 无负载 输入低电压 IOH3 — 0.1 5 A 电源关机模式 输入高电压 RPH kΩ 3V DATA, BZ, BZ , IRQ — 0.3 10 5V DATA, WR , CS , RD DATA, BZ, BZ 0— 0.6 LCD 公共端灌电流 0— 1.0 3V DATA, WR , CS , RD LCD 公共端拉电流 2.4 — 3.0 5V LCD SEG 端灌电流 4.0 — 5.0 3V VOL=0.3V LCD SEG 端拉电流 0.5 1.2 — 5V VOL=0.5V 上拉电阻 1.3 2.6 — 3V VOH=2.7V -0.4 -0.8 — 5V VOH=4.5V -0.9 -1.8 — 3V VOL=0.3V 80 150 — 5V VOL=0.5V 150 250 — 3V VOH=2.7V -80 -120 — 5V VOH=4.5V -120 -200 — 3V VOL=0.3V 60 120 — 5V VOL=0.5V 120 200 — 3V VOH=2.7V -40 -70 — 5V VOH=4.5V -70 -100 — 3V 40 80 150 5V DATA, WR , CS , RD 30 60 100 3V 5V Rev. 1.2 6 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 交流参数 符号 最小值 典型值 最大值 单位 VDD 测试条件 名称 fSYS1 kHz 条件 fSYS2 — 256 — kHz 3V 系统时钟 fSYS3 — 256 — kHz 片内 RC 振荡 系统时钟 — 32.768 — 5V 系统时钟 — 32.768 — Hz 3V 晶振 — 256 — 5V — 256 — sec 3V 外接时钟 fSYS1/10 kHz 5V — 24 — kHz 片内 RC 振荡 fSYS2/12 ns LCD 频率 fLCD1 — 8 — s — 晶振 fSYS3/10 s — 24 — ns 外接时钟 n/ fLCD ns LCD 公共端周期 tCOM — — — ns — N：公共端个数 — — 150 ns 串行数据时钟（ WR 端） FCLK1 — — 300 ns 3V 占空比周期 50% — — 75 5V — 250 150 串行数据时钟（ RD 端） FCLK2 — — 3V 占空比周期 50% 3.34 — — 5V 6.67 — — 串行接口复位脉宽 tCS 1.67 — — — CS 3.34 — — 3V 写模式 — 120 — 读模式 WR , RD 输入脉宽 tCLK 写模式 5V 读模式 上升/下降时间串行数据 tr，tf 3V — 时宽 tsu 5V th 数据到 WR ， RD 时宽 tsu1 — 120 — 3V 的设置时间 th1 5V — 数据到 WR ， RD 时宽 — 120 — 3V — 的保持时间 5V CS 到 WR ，RD 时宽的 — 100 — 3V — 设置时间 5V CS 到 WR ，RD 时宽的 — 100 — 3V 保持时间 5V — Rev. 1.2 7 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 功能说明 显示存储—RAM 结构 静态显示存储器（RAM）结构为 14×4 位，贮存所显示的数据。RAM 的内容直接映射成 LCD 驱动 器的内容。通过读，写和更改读、写的命令把数据存储到 RAM 中。RAM 中的内容映射至 LCD 的过程 如下表所示： SEG0 COM3 COM2 COM1 COM0 0 地址 6 位 SEG1 D3 D2 D1 D0 1 （A5，A4┈A0） SEG2 2 SEG3 3 ┊ ┊ SEG31 31 Data\\Addr 系统振荡器 VK1621S 的时钟是用来产生时序基准/WDT 的时钟频率、LCD 驱动时钟和蜂鸣频率的。时钟来 源于256kHz 的 RC 振荡器3，2.768kHz 的晶振或外接的由 S/W 设置的外部 256kHz 的时钟。系统振荡的 设置如下图所示。当执行完 SYS DIS 命令后，系统时钟停止并且 LCD 偏置发生器也将停止工作。此 命令只适用于片内 RC 振荡或是晶振的时候。一旦系统时钟停止，则LCD 显示变暗，时序基准/WDT 也将 失去功能。 LCD OFF 这条命令是用来关闭 LCD 偏置发生器的。LCD OFF 命令使 LCD 偏置发生器关闭后，执 行SYS DIS 命令减少电源损耗，相当于 Power down 命令一样。但如果外接系统时钟的话， SYS DIS 命 令既不能关闭振荡也不能进入 Power down 模式。晶振可以在 OSI 端口外接一个 32kHz 的频率。在这 种情况下，系统将无法进入 Power down 模式，这就类似于外接一个 256kHz 的时钟。在系统上电工作 时，VK1621S 就处于 SYS DIS 状态。 OSCI 晶振 OSCO 32.768kHz 外部时钟 System 256kHz Clock RC振荡 1/8 256kHz 系统振荡设置 时钟和看门狗时序（WDT） 时序基准发生器是由一个产生准确时序的 8 级递增计数器组成的。WDT 则是由一个 8 级时基发生器 和一个 2 级递增计数器组成，可以使主控制器或子系统在非正常情况下（未知的或不希望发生的跳转、执 行错误等）停止工作。WDT 暂停，将设置一个 WDT 暂停标志。时序基准发生器的输出和 WDT 暂停标志 的输出可以用命令输出到 IRQ 端。共有 8 种频率可以作为时序基准发生器和 WDT 时钟的来源。频率是根 据以下公式计算出来的：f WDT  32kHz ，n 的范围为 0～7。公式中的 32kHz 表示系统的频率是 32.768kHz 2n 的晶振，片内振荡（256kHz）或是外接振荡（256kHz）。 Rev. 1.2 8 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 如果选择一个片内 256kHz 振荡或是外接 256kHz 振荡作为系统时钟的话，系统时钟被一个 3 级分频器 预置成 32kHz。这样时基发生器和 WDT 就都与命令有关系，当时基发生器和 WDT 使用同一个 8 级计数 器的时候需小心使用与时基发生器和 WDT 相关的命令。例如调用 WDT DIS 命令对时基发生器无效，而 WDT EN 不但适用于时基发生器而且可以激活 WDT 暂停标志输出（WDT 暂停标志连接到 IRQ 端口）。执 行 TIMER EN 命令后，WDT 就不与 IRQ 端口相连，而时钟输出连接到 IRQ 端口。执行 CLR WDT 命令可 以把 WDT 清零，时基发生器的内容就由 CLR WDT 或是 CLR TIMER 命令清零。CLR WDT 或 CLR TIMER 命令分别相应的在 WDT EN 或 TIMER EN 命令之前执行。在执行 IRQ EN 命令之前应先执行 CLR WDT 或 CLR TIMER 命令。在 WDT 模式转换成为时序基准模式之前必须执行 CLR TIMER 命令。。一旦出现 WDT 暂停模式，IRQ 端将保持逻辑低电平直到执行 CLR WDT 或是 IRQ DIS 命令。IRQ 输出无效后，IRQ 脚将处于悬浮状态。通过执行 IRQ EN 或 IRQ DIS 命令使 IRQ 输出处于有效或无效状态。 IRQ EN 命令 可以使时序基准或 WDT 的暂停标志位输出到 IRQ 端口。时钟和 WDT 的设置如下所示。在片内 RC 振荡 或晶振的情况下，Power down 模式将减少电源损耗直到通过相应的系统命令来打开或关闭振荡。在 Power down 模式下，时序基准/WDT 不起作用。 另一方面，如果选择外接时钟作为系统时钟则 SYS DIS 命令无效，Power down 模式也不会被执 行。在选择外接时钟之后，VK1621S 将继续工作直到系统断电或是外接时钟被移走。在系统上电后， IRQ 被禁止。 System Clock TIME/WDT Time Bass TIMER EN/DIS IRQ f=32kHz Clock Sources /256 WDT EN/DIS VDD 1 /2n CLRTimer 3 n=0--7 2 DQ IRQ EN/DIS CLK WDT R /4 CLRWDT 时序和WDT设置 蜂鳴器輸出 在 VK1621S 裏有一個簡單的蜂鳴産生器。蜂鳴産生器在 BZ 和 BZB 上能輸出一對反向的驅動號， 用來産生 single tone 在執行時，TONE4K 和 TONE2K 指令可先二音調頻率輸出，TONE4 和 TONE2K 的指令設定頻率分別爲 4KHz 和 2KHz。TONE ON 和 TONR OFF 指令可打開或關掉蜂鳴器的輸出。 Rev. 1.2 9 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 LCD 驱动 VK1621S是一个128（32×4）点阵式LCD 驱动器。通过软件配置可以驱动1/2 或1/3偏置电压，2、3或4COM的LCD显示 器，这个特性使得VK1621S适合于多种LCD 显示器。LCD 驱动时钟产生于系统时钟，不管系统时钟是来源于 32.768kHz晶振频率还是片内RC振荡器频率或外部频率，LCD驱动时钟的频率总是256Hz。LCD相应的命令如下表所 示。 名称 命令代码 功能 LCD OFF 10000000010X 关闭 LCD 输出 LCD ON 10000000011X 打开 LCD 输出 BIAS&COM 1000010abXcX c=0：1/2 偏置 c=1：1/3 偏置 ab=00：2 COMS ab=01：3 COMS ab=10：4 COMS 黑体形式的100表明是命令模式IC，如果发送连续命令，命令模式IC（除第一个命令）将被忽略。LCD OFF 命令通过中断LCD编制发生器来关闭LCD心事，而LCD ON 命令通过启动LCD偏置发生器来开启LCD显 示。BIAS 和 COM 命令是于LCD显示其相关的命令，通过该命令 VK1621S可驱动许多类型的LCD显示器。 命令格式 VK1621S 可以通过S/W来设置，设置 VK1621S和传送LCD显示数据的指令共有两种密室，分别为命令模式和 数据模式。对 VK1621S 的设置操作命令，其ID是100，由系统设置命令，系统频率选择下表是数据模式ID 和命运模式ID: 条件 模式 ID 读取 数据 110 写入 数据 101 读、写之间的变换 数据 101 命令 命令 100 模式命令出现在数据个命令传送之前。如出现连续指令，命令模式ID100可以被忽略。当系统工作在不连 续命令或不连续地址模式，CS端应设置为1，而之前的工作模式将被复位。一旦CS端为0，将出现一个新的 工作模式ID. 通信接口 VK1621S共有4线需要接口。CS 初始化串口接口电路和在主控制器和 VK1621S之间终接通信段。CS 为 1是，主控制器和 VK1621S之间数据和命令被禁止和初始化。出现命令模式和模式转换之前，需要一个高 电平脉冲初始化 VK1621S 的串行接口。数据线是串行输入/输出线。读写数据或写入命令必须通过数据 线。RD 线是 READ 时钟输入。RAM 中的数据在 RD 信号的下降沿被读出，读出数据将显示在 DATA 线 上。主控制器在 READ 信号上升沿和下一个下降沿之间读出正确数据。WR 线是 WRITE 时钟输入。数据线 上的数据，地址，命令在 WR 信号上升沿全被读到 VK1621S。IRQ 线被用作主控制器和 VK1621S之间的接 口.IRQ 脚作为定时器输出或 WDT 溢出标志输出，由 S/W 设定，主控制器通过链接 VK1621S的 IRQ 脚执 行时间基准或 WDT 功能。 Rev. 1.2 10 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 时序图 读模式（命令代码：110） CS WR RD DATA 1 1 0 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 1 1 0 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 存储地址1 数据1 存储地址2 数据2 读模式（连续地址读） CS WR RD DATA 1 1 0 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 存储地址1 数据1 数据2 数据3 数据4 写模式（命令代码：101） CS WR DATA 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 存储地址1 数据1 存储地址2 数据2 Rev. 1.2 11 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 写模式（连续地址写） CS WR DATA 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 存储地址1 数据1 数据2 数据3 数据4 读、写更改模式（命令代码：101） CS WR RD DATA 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 D0 D1 D2 D3 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 存储地址1 数据1 数据1 存储地址2 数据2 读、写更改模式（连续地址存储） CS WR RD DATA 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 存储地址1 数据1 数据1 数据2 数据2 数据3 Rev. 1.2 12 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 命令模式（命令代码：100） CS WR DATA 1 0 0 C8 C7 C6 C5 C4 C3 C2 C1 C0 C8 C7 C6 C5 C4 C3 C2 C1 C0 命令1 命令- - - - 命令i 命令或数据模式 模式（数据和命令模式） CS WR DATA 命令或数据模式 地址和数据 命令或数据模式 地址和数据 命令或数据模式 地址和数据 RD Rev. 1.2 13 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 参考应用线路图 CS VDD RD μC VR WR Check Out VK1621S VLCD 外部时钟1（32kHz） DATA BZ 外部时钟2（32kHz） R OSC IRQ Piezo 32.768kHz OSCI BZ *：此电路仅供参考。 OSCO COM0～COM3 SEG0～SEG31 1/2 or 1/3Bias,1/2,1/3 or 1/4Duty LCD面板 Rev. 1.2 14 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 命令表格 ID 命令代码 D/C 功能 复位 110 A5A4A3A2A1A0D0D1D2D3 名称 101 A5A4A3A2A1A0D0D1D2D3 D 从 RAM 中读取数据 READ 101 A5A4A3A2A1A0D0D1D2D3 WRITE 100 0000-0000-X D 把数据写入到 RAM 中 READ-MODIFY-WRITE 100 0000-0001-X SYS DIS 100 0000-0010-X D 从 RAM 中读取和写入数据 SYS EN 100 0000-0011-X LCD OFF 100 0000-0100-X C 关闭系统时钟和 LCD 偏置发生器 YES LCD ON 100 0000-0101-X C 打开系统时钟 TIMERS DIS 100 0000-0110-X WDT DIS 100 0000-0111-X C 关闭 LCD 偏置发生器 YES TIMER EN 100 0000-1000-X WDT EN 100 0000-1001-X C 打开 LCD 偏置发生器 TONE OFF 100 0000-11XX-X TONE ON 100 0000-111X-X C 禁止时序基准输出 CLR TIMER 100 0001-01XX-X CLR WDT 100 0001-10XX-X C 禁止 WDT 暂停标志输出 XTAL 32k 100 0001-11XX-X RC 256k C 允许时序基准输出 EXT 256k C 允许 WDT 暂停标志输出 C 关闭蜂鸣输出 YES C 打开蜂鸣输出 C 清空时序基准发生器中的内容 C 清空 WDT 中的内容 C 系统时钟，晶振 C 系统时钟，片内 RC 振荡 YES C 外接时钟 LCD 1/2 偏置设置 BIAS 1/2 100 0010-abX0-X C ab=00：2 COMS ab=01：3 COMS ab=10：4 COMS LCD 1/3 偏置设置 BIAS 1/3 100 0010-abX1-X C ab=00：2 COMS ab=01：3 COMS TONE 4k 100 010X-XXXX-X TONE 2k 100 011X-XXXX-X ab=10：4 COMS 100 100X-0XXX-X IRQ DIS C 蜂鸣频率输出：4kHz C 蜂鸣频率输出：2kHz C 禁止 IRQ 输出 YES IRQ EN 100 100X-1XXX-X C 允许 IRQ 输出 100 101X-X000-X F1 100 101X-X001-X C 时基/WDT 时钟输出：1Hz F2 100 101X-X010-X WDT 暂停标志：4s F4 100 101X-X011-X F8 100 101X-X100-X C 时基/WDT 时钟输出：2Hz F16 100 101X-X101-X WDT 暂停标志：2s F32 100 101X-X110-X F64 100 101X-X111-X C 时基/WDT 时钟输出：4Hz F128 100 1110-0000-X WDT 暂停标志：1s TEST 100 1110-0011-X NORMAL C 时基/WDT 时钟输出：8Hz WDT 暂停标志：1/2s C 时基/WDT 时钟输出：16Hz WDT 暂停标志：1/4s C 时基/WDT 时钟输出：32Hz WDT 暂停标志：1/8s C 时基/WDT 时钟输出：64Hz WDT 暂停标志：1/16s C 时基/WDT 时钟输出：128Hz YES WDT 暂停标志：1/32s YES C 测试模式 C 普通模式 Note: X: Don’t care D/C:資料/命令模式 A5-A0: RAM 位址 Def:電源重置預設 D3-D0:RAM 資料 110,101,和 100是模式指令。 Rev. 1.2 15 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 封装尺寸 SDIP28： 单位inch (300mil)(35.0mm x 7.6mm PP=2.54mm)： 0.060 0.018 0.1 Rev. 1.2 16 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 封装尺寸 SSOP48(300mil)(15.9mm x 7.5mm PP=0.635mm)： Rev. 1.2 17 Jul. 21 2019 www.szvinka.com

VK1621S 32×4 LCD控制驱动电路 LQFP48(7.0mm x 7.0mm PP=0.5mm)： LQFP44(10.0mm x 10.0mm PP=0.8mm)： Rev. 1.2 18 Jul. 21 2019 www.szvinka.com

Revision History VK1621S No. Version Date Revision Item 32×4 LCD控制驱动电路 1 1.0 2018-08-10 Original Version Checking 2 1.1 2018-10-11 Add Ref Circuits Yes Yes 3 1.2 2019-03-21 &KHFN'6 Yes Copyright© 2019 by VINKA MICROELECTRONICS CO., LTD The information appearing in this Data Sheet is believed to be accurate at the time of publication. However, Vinka assumes no responsibility arising from the use of the specifications described. The applications mentioned herein are used solely for the purpose of illustration and Vinka makes no warranty or representation that such applications will be suitable without further modification, nor recommends the use of its products for application that may present a risk to human life due to malfunction or otherwise. Vinka's products are not authorized for use as critical components in life support devices or systems. Vinka reserves the right to alter its products without prior notification. For the most up-to-date information, please visit our web site at https://www.szvinka.com Rev. 1.2 19 Jul. 21 2019 www.szvinka.com