目录 一、 芯片集成技术演进趋势

二、 三维异构单芯片集成技术

相关产品及市场需求

2005年起CPU频率和性能提升幅度变小

在保持原有功耗基础上，只能通过增加

晶体管和核心数来提升单芯片性能

CPU供应商已转向采用多核CPU体系结构

摩尔定律（集成电路上可容纳的晶体管数目在大约

每经过18个月便会增加一倍，即处理器的性能每隔

两年翻一倍）逐渐失效：

全球最新制程已达到2nm，一个硅原子大0.11nm，

进一步缩微已开始遇到物理学上的障碍；中国7nm

遭美国封禁。

2016年DRAM进入1Xnm节点后，技术升级

放缓

因使用EUV成本不经济，14nm节点将持续

相当长时间；即使使用EUV，12nm~10nm

为DRAM现有设计架构下的最后一代

DRAM技术替代方案寻找中（4F2单元或

HBM？）

2.芯片集成技术的发展遇到瓶颈 在摩尔定律指引不断提升集成电 路芯片性能的道路走到尽头之时， 除了线宽缩小以外，新材料、新架 构、新工艺成为突破方向，其中微 电子材料、晶体管结构、工艺集成 架构是芯片演进的可选方案。然而 芯片集成技术发展与实施的瓶颈表 现在内存墙、功耗墙和先进制程受 限三个维度上，内存带宽的升高跟 不上高性能系统集成芯片运算性能 的提高，数据搬运功耗升高使高性 能系统集成芯片的应用困难重重， 因此，新架构拓展尤为重要。

3.芯片架构由二维向三维发展 基于二维芯片技术已接近材料 物理极限（现有的14、10、7纳米 等产品如何降低功耗成为集成电路 发展的难题）以及三维集成的潜在 优势（在不减小器件特征尺寸的情 况下增加单位面积的晶体管数量； 用较短的垂直连接取代较长的水平 连接和对不同层器件的优化改进芯 片的性能；相对简单地集成不同技 术），全球各大半导体公司在近年 来纷纷投入巨资开展对三维集成工 艺的开发，如英特尔联合美光推出 革命性的 3DXpoint 新技术；三星和 长江存储实现多层 3DNAND 闪存， 成为存储领域的颠覆性产品；台积 电的整合扇出晶圆级封装技术成功 应用于苹果公司最新的处理器中。 不同的单芯片三维集成架构也不同。

1.异构集成可使摩尔定律在三维结构得以延续

过去55年摩尔定律推动着半导体产

业的发展，现在摩尔定律虽已减缓，但

仍会持续向前。集成电路从二维集成到

三维集成，可实现性能提升、面积缩小、

功效降低等效果，为解决芯片集成技术

的发展与实施时的内存墙、功耗墙、先

进制程三个痛点提供了可实现途径。

2.三维异构集成引领高性能芯片新赛道

• 前端堆叠（异构集成）

• CoW（Chip on Wafer） ： 台积电

• WoW（Wafer on Wafer） ：芯盟、台积电

• DoW （Die on Wafer) ：芯盟

• 后道先进封装

• CoWoS：台积电

• InFO：台积电

• Chiplets：台积电

Chip：芯片 Wafer：晶圆 Die：晶粒

（wafer经过切割、测试后, 将完好的、稳定的、

足容量的Die取下，封装形成Chip）

3.三维异构集成芯片的主要玩家

境外主要玩家：台积电、英特尔。（两家主要均为2.5D先进封装）

台积电2019年发布的异构集成技术，同样采用WoW的键合方式，这种革命性的堆叠晶圆技术，就像是3DNAND闪

存多层堆叠一样，将两层Die以镜像方式垂直堆叠起来。三维异构集成的技术路线跟芯盟科技接近，但没有芯盟科技

专注。此外，台积电相对芯盟科技进度较慢和封闭

英特尔异构集成技术以“混搭”为主，2017年收购了FPGA芯片供应商Altera，

"嵌入式多芯片互连桥接"封装技术，就

是英特尔混搭异构计算策略的一个关键技术,成功解决了酷睿、至强这种主流CPU跟高性能FPGA之间的高速互联。

三维异构集成的技术路线与台积电、芯盟科技不同。

境内玩家：芯盟科技、阿里达摩院。（两家均为3D混合键合堆叠）。

芯盟科技专注于异构单芯片集成技术，是唯一一家能把这一技术做到量产的公司。2020年9月发布全球首款HITOC

技术AI芯片Sunrise，首创的“零缓存”芯片架构从根本上打破“内存墙”，颠覆了传统存储体系。采用成熟工艺生产，

系统架构的功耗和成本优势明显，具备高带宽、低存储成本以及高能效比的优势。

阿里达摩院2021年12月成功研发全球首款基于 DRAM 的 3D 键合堆叠存算一体 AI 芯片。该芯片可满足 AI 等场景

对高带宽、高容量内存和极致算力的需求。技术与芯盟科技基本类似（除细节外），区别是还处在实验室阶段（芯

盟科技的技术已应用在产线）。

台积电的CoWoS、InFO技术

4.芯盟科技的HITOC™技术

芯盟科技的HITOC™技术运用先进的晶圆对晶圆（WOW）混合键合集成电路制造工艺技术，成功地将多功能SOC

芯片与分布式DRAM芯片上下集成为一块超高性能单芯片。相比传统SOC外接 DDR或使用基于HBM的2.5D先进封

装方式，HITOC™技术极大的增加了连线密度和数量，省去了PHY接口并大大缩短了连线长度，从而可以显著地减

少系统功耗和面积，大大提高存储带宽，进而打通内存瓶颈，使芯片系统整体运算性能大大增强。

目前为晶圆对晶圆（Wafer-on-Wafer）的键合技术架构；

未来将尝试晶粒对晶圆（Die-on-Wafer)的键合技术架构。

堆叠DRAM，和逻辑芯片距离极大缩小

众核架构，专用DRAM，减少数据搬移

零缓存技术，极低cache（高速缓冲存储器）功耗消耗

功耗优势 内存带宽优势

HITOC™技术优势

2020年9月芯盟发布了全球首款HITOC技术AI芯片

SUNRISE，带宽高达1.8TB/s，内存容量4.5Gb，

算力25TOPS

在严峻的先进制程竞争

环境下，芯盟HITOCTM

技术及SOH架构可作为

各类先进芯片的替代性

解决方案，系统架构的

功耗和成本优势明显，

具备高带宽、低存储成

本以及高能效比的优势。

芯盟基于HITOC技术

的AI芯片Sunrise采用

40nm成熟工艺， 在峰

值性能、存储器容量、

能效比、成本方面显著

优于普通先进逻辑芯片。

全球三维集成电路市场在最近3-5年内已显示出非常快速的稳定增长趋势，将从2016年的283亿元人民币增加

到 2022年的763亿元人民币，复合增长率达 18%。三维集成技术的潜在市场（Memory存储+ASIC专用集成电路

+CIS影像传感)规模2020年为232亿美元（Memory 80亿美元+ASIC 24亿美元+CIS 128亿美元)，2024年为532亿

美元（Memory 147亿美元+ASIC 220亿美元+CIS 165亿美元)。2020年-2024年市场规模增长最快的是ASIC，四

年间增长196亿美元。受到体积小、运行速度高、功耗低等特点影响，ASIC芯片价格远低于CPU、GPU、FPGA

芯片。当前全球市场ASIC芯片平均价格约为3美元，远期若达到量产规模价格有望保持持续下降态势。ASIC芯片

行业处于发展初期，在微型机电、智能终端等领域应用尚不成熟，未形成规模化增长态势。

三维异构集成技术市场前景广阔

芯盟科技是目前全球唯一能量产单芯片三维异构集成技术的企业，为客户提供1+1到1+4的晶圆

异构集成技术服务和高性能芯片产品。

三维异构集成产品未来布局

4.基于SOH架构的AD（自动驾驶）芯片：在带宽、能效比、存储成本方面优势明显，大算力

（特斯拉算力144tops ， 芯盟算力500tops ）、低功耗，将应用于L4\\L5级别的自动驾驶芯片市场。

2.基于HITOC技术的Sunrise AI加速器芯片：处理缺陷图片速度更快，功耗更低，成本更低。芯盟

科技与豪微科技基于HITOC™ 技术联合研发的布谷鸟2芯片，创新实现了大容量存算一体3D架构，

实现了性能飞跃，可为数据中心、隐私计算、元宇宙等市场，提供更高效经济的计算服务。

3.基于SOH架构的VHM芯片：HBM作为新一代高带宽存储器可以缩减30%体积、降低50%能耗，

突破内存容量与带宽瓶颈，在超级计算机、人工智能、GPU等应用领域需求巨大，但受限于产能、

技术等因素，目前国内没有稳定的HBM供应。VHM芯片有望替代HBM。

1.基于HITOC技术的系统集成服务：包括设计服务、代工服务（逻辑代工+混合键合代工），

可应用于AI、高性能计算机(矿机、超算)、高带宽存储器等方向。目前已有四个客户。

满足L4/L5要求的超高NPU算力

等同或高于市场竞品的算力能耗比

低于市场竞品的成本

采用国内自主可控的芯片制造工艺技术

基于SOH架构的VHM因其高带宽、大存储的

优势，有望成为自主可控的HBM替代产品

三维异构集成高性能芯片新赛道

谢谢！

16