VK1668B LED 控制驱动电路 概述 VK1668B是 1/5～1/8 占空比的 LED 显示控制驱动电路。由 10 路段输出、4 路位输出、3路段/位输出， 1个显示存储器、控制电路、键扫描电路组成了一个高可靠性的LED驱动电路。串行数据通过3线串行接口输入到 VK1668B，采用 SSOP24-0.65 的封装形式。 功能特点 z CMOS 工艺 z 低功耗 z 多种显示模式：设置选择段和位的个数（10段x7位，11段x6位，12段x5位，13段x4位） z 键扫描：10×2 的矩阵 z 8 级亮度调节电路 z 3 线串行接口 z 内置 RC 振荡 z 封装形式为 SSOP24-0.65 管脚排列图 管脚说明 序号 管脚名称 I/O 功能描述 1 DI/O I/O 数据输入输出端口（N 沟道开漏），在时钟下降沿输出串行数据，在 时钟上升沿输入串行数据。 2 CLK I 时钟输入端口，在上升沿时读入串行数据，而在下降沿时则输出数据。 3 STB I 串行接口滤波，在 STB 下降沿输入的数据作为命令。（外部下拉电阻） 4，5 K1～K2 I 键输入数据端口，输入到这些端口上的数据被锁存在显示周期的末端 22 GND ─ 接地脚。 7～16 SG1/KS1～ O 段输出端口（P 沟道开漏），也可以当作键扫描的输入。 SG10/KS10 17，18，19 SG12/GR7～ O 段/位输出端口。 SG14/GR5 6 VDD ─ 电源。 24 GR4～GR1 O 位输出端口。 23，21，20 Rev. 1.2 1 Jul. 21 2019 www.szvinka.com

VK1668B 输入/输出配置 逻辑部分的输入/输出示意图如下所示。 1. 输入端口：CLK，STB&DIO-IN GND 2. 输入端口：K1～K2 VDD 3. 输出端口：DIO-OUT，GR1～GR4 GND VDD GND Rev. 1.2 2 Jul. 21 2019 www.szvinka.com

4. 输出端口：SG1～SG10 VK1668B VDD 5. SG14/GR5,SG13/GR6 和 SG12/GR7 GND VDD GND Rev. 1.2 3 Jul. 21 2019 www.szvinka.com

VK1668B 功能框图 功能说明 命令 在 STB 端口的状态由高变低后，由 DIN 端口输入命令的第一个字节（b0～b7）。假如数据或命令在传 输时由于某些原因 STB 端口被设为高，则串行通讯被初始化，正在输入的数据/命令被视为无效。 命令 1：显示模式设置命令 VK1668B提供了如下所示的两种显示模式设置：一条命令是在STB端口的状态由高变低后经由DIN 端 口输入VK1668B的第一个字节（b0～b7）。对于这些命令来说，第3位至第6位（b2～b5）被忽略，第 7位 和第8位（b6～b7）为 0。 显示模式设置命令决定了所用到的段、位数（10～13 段，4～7 位）。必须执行一条显示命令来使显 示继续。如果选择了相同的模式设置，命令不执行，所以就没有显示。 当电源上电时，选择 10 段×7 位的模式。 MSB 0 LSB 0 ─ ─ ─ ─ b1 b0 b2～b5 不赋值 显示模式设置： b1 为 0,b0 为 0：13 段×4 位 b1 为 0,b0 为 1：12 段×5 位 b1 为 1,b0 为 0：11 段×6 位 b1 为 1,b0 为 1：10 段×7 位 Rev. 1.2 4 Jul. 21 2019 www.szvinka.com

VK1668B 命令 2：数据设置命令 数据设置命令是执行 VK1668B 的数据读写的。该命令的第 5 位和第 6 位（b4，b5）被忽 略，第8 位（b7）设为 0，第 7 位（b6）设为 1。 当电源上电时，第 4 位至第 1 位（b3～b0）应设为 0。 MSB 1 ─ ─ b3 b2 b1 LSB 0 b0 b4, b5 不赋值 模式设置： b3 为 0：通常的工作模式 b3 为 1：测试模式 地址增量模式设置（显示模式）： b2 为 0：数据写入后的增量地址 b2 为 1：地址不变 数据读写模式设置： b1 为 0, b0 为 0：写数据到显示模式 b1 为 1, b0 为 0：读键扫描数据 键扫描矩阵和键扫描输入数据储存 RAM 键扫描矩阵是由如下所示的 10×2 阵列组成的： K1 K2 SG1/ SG2/ SG3/ SG4/ SG5/ SG6/ SG7/ SG8/ SG9/ SG10/ KS1 KS2 KS3 KS4 KS5 KS6 KS7 KS8 KS9 KS10 每一个键扫描输入的数据存储方式如下，通过 READ 命令从最高位被读出。当数据最高位（b0）被读 出时，下一个数据的最低位（b7）被读出。 K1………………K2 K1………………K2 SG1/KS1 SG2/KS2 x 读出 SG3/KS3 SG4/KS4 x 顺序 SG5/KS5 SG6/KS6 x x SG7/KS7 SG8/KS8 x SG9/KS9 SG10/KS10 b5………………b7 b0…………….b1 b3………………b4 注释：b5～b7 无定义。 Rev. 1.2 5 Jul. 21 2019 www.szvinka.com

VK1668B 命令 3：地址设置命令 地址设置命令是用于设置显示存储器地址的。如果地址是 00H～0DH，那么该地址有效。如果地址是 0EH 或是更高的地址，则数据无效除非再次设定正确的地址。当电源上电时，地址为 00H。 请参考以下图表。 MSB LSB ─ b3 b2 b1 b0 1 1─ b4、b5 不赋值 b0 到 b3 地址为 00H～0DH 显示模式和 RAM 地址 显示 RAM 存储器通过串行接口从外部器件输入数据到VK1668B。 RAM 地址如下所示（8 SG1元位…单）…。……SG4 SG5…………SG8 SG9…………SG12 SG13…………SG14 00HL 00HU 01HL 01HU DIG1 02HL 02HU 03HL 03HU DIG2 04HL 04HU 05HL 05HU DIG3 06HL 06HU 07HL 07HU DIG4 08HL 08HU 09HL 09HU DIG5 0AHL 0AHU 0BHL 0BHU DIG6 0CHL 0CHU 0DHL 0DHU DIG7 b0…………….b3 b4………………b7 xxHL xxHU 低4位 高4位 命令 4：显示控制命令 显示控制命令是控制显示开关的，也可以用来设置脉宽。请参考下表。当电源上电时，设定 1/16 的脉 宽信号并且显示关闭（键扫描停止）。 MSB LSB 1 0 ─ ─ b3 b2 b1 b0 b4、b5 不赋值 显示设置： b3 为 0：显示关闭（键扫描继续） b3 为 1：显示开启 调光等级设置： 000：脉宽=1/16 001：脉宽=2/16 010：脉宽=4/16 011：脉宽=10/16 100：脉宽=11/16 101：脉宽=12/16 110：脉宽=13/16 111：脉宽=14/16 Rev. 1.2 6 Jul. 21 2019 www.szvinka.com

VK1668B 扫描和显示时序 键扫描和显示时序图如下所示。键扫描的一个周期包含 2 帧。10×2 矩阵的数据存储在 RAM 中。 Tdisplay=500us 键扫描数据 SG Output DIG1 DIG2 DIG3 DIGn DIG1 G1 G2 G3 Gn 1帧=Tdisplay ×（n+1） Rev. 1.2 7 Jul. 21 2019 www.szvinka.com

VK1668B 串行通讯格式 下图所示是 串行通讯格式。DIO-OUT 端口是一个 N 沟道开漏输出端口，所以务必保证要外 接一个上拉电阻（1K～10K）到 DIO-OUT 端口。 接收（数据/命令写操作） 如果数据继续 STB DIO-IN b0 b1 b2 b6 b7 CLK 78 1 23 传输（数据读操作） STB DIO-IN b0 b1 b2 b3 b4 b5 b6 b7 CLK 1 2 3 4 5 6 7 8 twait 12 34 56 b0 b1 b2 b3 b4 b5 DIO-OUT 设置读数据命令 开始读数据 twait（等待时间）≥1µs 值得注意的是当读数据时，指令的第八个时钟的上升沿至随后读数据的第一个时钟的下降沿必须有大 于或等于 1µs 的等待时间（twait）。 Rev. 1.2 8 Jul. 21 2019 www.szvinka.com

转换特性波形 VK1668B 转换特性波形如下。 PWSTB fosc t CLK-STB OSC 50% t PLZ t TLZ STB PWCLK PWCLK CLK t setup thold DIO-IN t PZL DIO-OUT t TZL Gn 90% 10% 10% t THZ 90% PWSTB（滤波脉宽）≥1µs Sn thold（数据保持时间）≥100ns tTHZ（下降时间）≤10µs t TZH tPZL（传输延迟时间）≤100ns tPLZ（传输延迟时间）≤300ns PWCLK（时钟脉宽）≥400ns tTLZ<10µs tsetup（数据设置时间）≥100ns tCLK-STB（时钟滤波时间）≥1µs tTZH（上升时间）≤1µs fosc=振荡频率 tTZL<1µs Rev. 1.2 9 Jul. 21 2019 www.szvinka.com

VK1668B 注释：测试条件如下所示。 数据n 命令1 命令4 tTHZ（下拉电阻=10kΩ，加载电容=300pf） tTLZ（上拉电阻=10kΩ，加载电容=300pf） 应用 1. 输入显示数据 STB CLK DIO 命令2 命令3 数据1 命令 1：显示模式设置命令 命令 2：数据设置命令 命令 3：地址设置命令 数据 1～n：移动显示数据（最大 14 个字节） 命令 4：显示控制命令 2. 输入特定地址 STB CLK DIO 命令2 命令3 数据 命令3 数据 命令 2：设置数据 命令 3：设置地址 数据：显示数据 Rev. 1.2 10 Jul. 21 2019 www.szvinka.com

VK1668B 软件流程图 开始 延时200 ms 设置 初始化 命令2 设置 （写数据） 设置 命令3 清显示RAM （见注释） 设置 命令1 设置 命令4 （88H-87H：显示关闭） 设置 命令1 设置 命令4 （88H-8FH：显示开启） 主程序 设置 主循环 命令2 （包括读键扫描数据和写数据） 设置 命令3 设置 命令1 命令1：显示模式 设置 命令4 命令2：设置数据 命令3：设置地址 结束 命令4：显示控制 注释：当 IC 电源第一次上电时，显示 RAM 中的内容并没有被定义，因此务必在初始化设置中清空显示 RAM中的内容。 Rev. 1.2 11 Jul. 21 2019 www.szvinka.com

VK1668B 极限参数 1. 最大额定值（Ta = 25℃，GND = 0V） 参数 符号 范围 单位 提供电压 VDD -0.5～+7 V 逻辑输入电压 -0.5～VDD+0.5 V VI mA 驱动输出电流 IOLGR +250 mA IOHSG -50 mA 最大驱动输出电流 ITOTAL 400 ℃ 工作温度 -40～+85 储存温度 Topr -55～+150 ℃ Tstg 2. 推荐的工作条件（Ta = -20～+70℃，GND = 0V） 参数 符号 最小值 典型值 最大值 单位 逻辑电源电压 VDD 3 5 5.5 V 5 mA 动态电流（见注释） IDDdyn — — VDD V 0.3VDD V 高电平输入电压 VIH 0.6VDD — 低电平输入电压 VIL 0 — 注：测试条件：设置显示控制命令=80H（显示关闭状态&无载入情况） 电气特性（VDD = 5V，GND = 0V，Ta=25℃） 参数 符号 测试条件 最小值 典型值 最大值 单位 -20 -25 -40 mA IOHSG1 Vo=VDD-2V，SG1～SG10, 高电平输出电流 IOHSG2 SG11/GR7～SG13/GR5 Vo=VDD-3V，SG1～SG10, -25 -30 -50 mA SG11/GR7～SG13/GR5 低电平输出电流 IOLGR Vo=0.3V，GR1～GR4, 100 140 — mA SG11/GR7～SG13/GR5 低电平输出电流 IOLDOUT =Vo 0.4V 4 — — mA 段输出端高电平输出 ITOLSG Vo=VDD-3V，SG1～SG10, — — +5 % 电流百分比 SG11/GR7～SG13/GR5 高电平输入电压 VIH — 0.6VDD — 5 V 低电平输入电压 VIL — fosc 0 — 0.3VDD V 振荡频率 350 500 650 kHz K1～K2 的下拉电阻 RKN K1～=K2，VDD 5V 40 — 100 kΩ （VDD=3V, GND=0V, Ta=25℃） 参数 符号 测试条件 最小值 典型值 最大值 单位 VO= VDD -2V，SG1～SG6, 高电平输出电流 IOHSG1 -15 -20 -3 mA SG12～SG14 低电平输出电流 IOLGR VO=0.3V，GR1～GR7, 100 140 — mA 低电平输出电流 IOLDOUT =VO 0.4V 4 — — mA 段输出端高电平输 VO= VDD -3V，SG1～SG6, 出电流百分比 ITOLSG — — + % 高电平输入电压 SG12～SG14 低电平输入电压 VIH — 0.8VDD — 3.3 V VIL — 0 — 0.3VDD V 振荡频率 fosc 420 kHz K1～K2 的下拉电阻 RKN K1～K2，VDD =3V 300 — 580 kΩ 40 100 Rev. 1.2 12 Jul. 21 2019 www.szvinka.com

VK1668B 参考应用线路图 共阴极的 LED 连接 共阴极的LED连接 COM/DIGITAL（GRID） a fb SEG1 a g SEG2 b ec h SEG3 c d SEG4 d SEG5 e SEG6 f SEG7 g SEG8 h 注：连接在 GND 和 VDD 端口之间的电容（0.1µF）必须放置在离 VK1668B 尽可能近的地方。 *：此电路仅供参考。 Rev. 1.2 13 Jul. 21 2019 www.szvinka.com

VK1668B 封装尺寸图 SSOP24(0.65) Rev. 1.2 14 Jul. 21 2019 www.szvinka.com

VK1668B Revision History No. Version Date Revision Item Checking 1 1.0 2018-08-10 Original Version Yes Yes 2 1.1 2018-10-11 Add Ref Circuits Yes 3 1.2 2019-03-21 &KHFN'6 Copyright© 2019 by VINKA MICROELECTRONICS CO., LTD The information appearing in this Data Sheet is believed to be accurate at the time of publication. However, Vinka assumes no responsibility arising from the use of the specifications described. The applications mentioned herein are used solely for the purpose of illustration and Vinka makes no warranty or representation that such applications will be suitable without further modification, nor recommends the use of its products for application that may present a risk to human life due to malfunction or otherwise. Vinka's products are not authorized for use as critical components in life support devices or systems. Vinka reserves the right to alter its products without prior notification. For the most up-to-date information, please visit our web site at https://www.szvinka.com Rev. 1.2 15 Jul. 21 2019 www.szvinka.com